본문 바로가기

논리회로와 반도체

논리회로는 반도체 트랜지스터의 전류 경로 제어를 0·1 논리로 해석해 게이트를 만들고, 게이트를 조합해 연산·저장·제어 기능을 구현한다.

눈으로 구조 잡기

반도체 물성에서 CPU 기능까지의 추상화 층

반도체 물성

도핑·전기장으로 전도도 제어

소자 구현
nMOS·pMOS

게이트 전압으로 전류 경로 제어

상보 연결
CMOS NOT

입력 낮음→출력 높음, 입력 높음→출력 낮음

NAND·기본 게이트

진리표에 따른 불 연산

게이트 조합
조합회로

현재 입력으로 가산·선택

순차회로

플립플롭으로 과거 상태 저장

상태 기능
연산·저장·제어

가산기·레지스터·CPU 구성

트랜지스터가 켜졌다는 사실만으로 출력 1이 결정되지 않는다. 출력 노드가 전원과 접지 중 어디에 연결되는지 추적해야 한다.

0과 1은 물리 전압 그 자체가 아니라 전압 구간을 해석한 논리값이다. 각 추상화 층에는 지연·전력·잡음이라는 물리 제약이 남는다.

반도체의 전도도 제어가 nMOS와 pMOS 트랜지스터 스위치, CMOS NOT과 NAND 게이트, 조합회로와 플립플롭, 가산기·레지스터·제어장치로 단계적으로 올라가는 구조도

출처: 은광위키 자체 제작 · OWN
텍스트로 자세히 설명

첫 층은 도핑과 전기장으로 전도도를 제어하는 반도체다. 둘째 층은 게이트 전압으로 경로를 켜고 끄는 nMOS·pMOS 트랜지스터다. 셋째 층은 두 소자를 상보적으로 배치한 CMOS 인버터와 여러 소자를 조합한 NAND 게이트다. 넷째 층은 현재 입력만 쓰는 조합회로와 상태를 저장하는 플립플롭이고, 마지막 층은 가산기·레지스터·제어장치 같은 컴퓨터 구성 요소다. 별도 경고는 트랜지스터 켜짐이 회로 위치와 무관하게 언제나 출력 1을 뜻하지 않음을 보여 준다.

목차

1. 개요

논리회로는 참·거짓 또는 1·0으로 해석하는 신호에 불 대수 연산을 수행하는 회로다. 실제 칩에서는 반도체 트랜지스터가 전압에 따라 전류 경로를 켜고 끄는 스위치처럼 작동하고, 여러 트랜지스터를 연결해 NOT·AND·OR·NAND 같은 게이트를 만든다. 논리값은 추상 기호이고 전압·전류·지연·전력은 이를 구현하는 물리 층이다.1

2. 상세

2.1. 반도체와 트랜지스터 스위치

반도체는 도체와 절연체 사이의 전기적 성질을 가지며 불순물 첨가와 전기장으로 전하 운반자와 전도도를 제어할 수 있다. MOSFET은 게이트 전압으로 소스와 드레인 사이 통로를 조절한다. 디지털 회로에서는 넓은 연속 전압 범위를 낮음과 높음의 논리 구간으로 나눠 0과 1로 판정한다.2

‘트랜지스터가 켜짐=항상 논리 1’은 아니다. 어느 위치의 nMOS와 pMOS인지, 출력 노드를 전원 또는 접지에 연결하는지에 따라 결과가 달라진다. 입력 전압은 스위치 상태를 제어하고 출력 전압이 논리값으로 해석된다.

2.2. CMOS 인버터와 NOT

CMOS 인버터는 위쪽 pMOS와 아래쪽 nMOS를 상보적으로 배치한다. 입력이 낮으면 pMOS가 출력 노드를 전원에 연결하고 nMOS는 차단돼 출력이 높다. 입력이 높으면 반대로 nMOS가 접지에 연결해 출력이 낮다. 그래서 입력과 출력의 논리값이 반전된다.3

정상적인 0 또는 1 상태에서는 전원과 접지 사이 직류 경로가 거의 없어 정적 전력이 작지만, 전환 순간에는 두 소자가 일부 동시에 켜지고 출력 용량을 충·방전해 동적 전력을 쓴다. 회로 수와 클록 주파수가 커지면 열 관리가 중요해진다.

2.3. 논리 게이트와 조합

AND는 모든 입력이 1일 때만 1, OR는 하나 이상이 1이면 1, NOT은 값을 뒤집는다. NAND는 AND 뒤에 NOT을 붙인 결과다. NAND만 반복 조합해 NOT·AND·OR를 만들 수 있어 기능적으로 완전한 게이트라 부른다.4

진리표는 가능한 입력 조합과 출력을 모두 적어 논리 기능을 검증한다. 같은 진리표를 구현하는 트랜지스터 회로는 여러 가지일 수 있고, 면적·전력·지연·잡음 여유에 따라 선택이 달라진다. 폰 노이만 구조의 가산기·레지스터·제어 회로도 기본 게이트의 조합으로 구현된다.

2.4. 조합회로와 순차회로

조합회로의 출력은 현재 입력만으로 정해진다. 순차회로는 피드백과 저장 소자를 이용해 과거 상태도 반영한다. 플립플롭, 레지스터, 카운터는 클록 경계에서 상태를 저장·전이한다.5

전파 지연 때문에 입력이 바뀐 즉시 모든 출력이 동시에 안정되는 것은 아니다. 여러 경로의 지연 차이는 순간적인 글리치를 만들 수 있다. 자료구조와 소프트웨어의 추상적 연산 아래에는 유한한 속도와 전력을 가진 물리 회로가 있다.

3. 수능에서는 이렇게 나온다

진리표 문제에서는 입력 조합을 빠짐없이 대입하고 게이트 순서를 따라간다. NAND 기호의 출력 쪽 작은 원은 반전을 뜻한다. 논리식의 괄호 위치가 바뀌면 진리표도 달라진다.

트랜지스터 그림에서는 어느 입력이 어느 스위치를 켜는지와 출력이 전원·접지 중 어디에 연결되는지 추적한다. ‘전류가 흐른다’만 보고 출력 1을 결정하지 않는다. 물리 전압과 추상 논리값을 분리한다.

4. 헷갈리기 쉬운 것들

층위 대상 주의
논리 0·1, 불 연산, 진리표 전압값 그 자체가 아님
소자 nMOS·pMOS 스위치 켜짐이 곧 출력 1은 아님
회로 게이트·레지스터 지연과 전력 존재
시스템 CPU·메모리·제어 한 게이트와 동일하지 않음

5. 관련 개념

각주

  1. 양의 논리에서는 높은 전압을 1로 두지만 다른 부호 규약도 가능하다.

  2. 잡음 여유를 위해 0·1 판정 구간 사이에 불확정 전압 구간을 둔다.

  3. CMOS는 complementary metal-oxide-semiconductor의 약자다.

  4. NOR도 단독으로 모든 불 함수를 구성할 수 있다.

  5. 순차회로의 정확한 동작에는 setup·hold 시간과 클록 품질이 중요하다.

출제 이력 11회

이 개념이 어느 시험·지문에 등장했는지의 기록입니다. 개념 자체의 난이도가 아니라 출제 맥락을 보여줍니다.

  1. 21학년도 6월 모평독서
    지문 내 문항
    • 252
    • 262
    • 272
    • 283
  2. 17학년도 9월 모평독서
    지문 내 문항
    • 252
    • 262
    • 272
    • 282
    • 293
    • 302
  3. 16학년도 6월 모평 A형독서
    지문 내 문항
    • 192
    • 203
    • 212
  4. 16학년도 6월 모평 A형독서
    지문 내 문항
    • 162
    • 172
    • 183
  5. 16학년도 수능 A형독서
    지문 내 문항
    • 192
    • 202
    • 213
  6. 15학년도 6월 모평 A형독서
    지문 내 문항
    • 202
    • 213
  7. 14학년도 6월 모평 A형독서
    지문 내 문항
    • 162
    • 172
    • 183
  8. 14학년도 6월 모평 A형독서
    지문 내 문항
    • 192
    • 202
    • 213
  9. 12학년도 6월 모평독서
    지문 내 문항
    • 292
    • 302
    • 312
    • 322
  10. 11학년도 6월 모평독서
    지문 내 문항
    • 362
    • 372
    • 382
  11. 11학년도 9월 모평독서
    지문 내 문항
    • 482
    • 492
    • 503

이 문서를 가리키는 문서

잘못된 내용을 발견하셨나요? 신고해 주시면 검토 후 반영합니다.

다음 단계

이 개념, 실제 지문에서 훈련하기

수능특강·기출 지문 해설로 개념이 문항에서 어떻게 쓰이는지 직접 확인해보세요.

학습 자료 보러가기